Я подумал и понял что вывешенный ранее вариант был в корне неверным и пагубным для "платформы". Применение подобных решений уже показало к чему все приведет.
Потому приняты следующие решения.
1) "Высокотехнологичные" и современные решения позволяющие получить "все на одной плате", типа применения ПЛИС и соответственно платы 5 категории - идут лесом.
Потому что 99% народа которых заинтересует данное устройство - будет жутко "ломать" выкладывать 2-3 тыс. рублей за то что "можно спаять самому". А дома плату 5 категории с ПЛИС и планарными деталями + SMD-деталями способны повторить очень немногие...
Следовательно - все будет делаться на мелкой логике и микросхемах в DIP-корпусах. А так-же из широко доступных и знакомых DIP-микросхем ТТЛ-логики. Соответственно платы будут делаться максимально простыми и вполне доступными к воспроизводству "принтерно-утюжной" технологией.
2) "Открытая модульная архитектура" логично вытекает из 1 пункта. Потому что если "запихать все что хочется" на одну плату - получится плата с очень большими размерами воткнутая в Денди. А это согласитесь неудобно и некрасиво.
Соответственно - должна быть "основная" плата содержащая ОЗУ ЦП, видео-ОЗУ, ПЗУ, их дешифраторы + буферные элементы шин, а так-же 1-2 стандартизированных документированных разъема с выведенной на них буферизированной шиной ЦП.
Тоесть аналог ISA-8bit.
Соответственно к этим шина и подключается контроллер IDE/CF, контроллер SD (лично мне SD не нравятся тем что их "развелось" много стандартов, как то SD / miniSD / microSD), контроллер RS-232C, двунаправленный порт LPT, контроллер PS/2 клавиатуры-мыши, да что в голову взбредет.
Итого, после окончания разработки и отладки "основной платы" с последующей публикацией схем можно ожидать повторения всеми заинтересованными лицами. А это как новые разработки устройств, так и самое главное - ПО для целевой платформы.
Вот такие вот мысли...
А теперь пошло ТЗ.
Устройство "расширения" приставки "Dendy". ver 1.07
Функции устройства: - расширение приставки путем подключения дополнительной
памяти, а также введения стандартизированного разъема с буферизированой шиной
расширения.
Технические данные:
- "область портов" $5000-$5FFF. Порты 8-битные с полной дешифрацией.
$5000-$500F - область портов для связи с внешними хранилищами (диски, карточки,
кассеты).
$5010-$501F - область портов связи с последовательными портами СОМ/RS-232, RS-485.
$5020-$502F - область портов связи c параллельными портами LPT/IEEE-1284.
$5030-$50FF - область портов связи с менеджерами памяти.
- ПЗУ процессора:
128Кх8 - 512Кх8. На панели. 128Кх8 29ЕЕ010, 256Кх8 SST39SF020, 512Кх8 39SF040.
Первые 8 Кб памяти микросхемы намертво "впечатаны" в конец адресного пространства ЦП по адресам $E000-$FFFF, вторые 8 Кб расположенные по адресу $C000-$DFFF могут переключаться странично "внутри" микросхемы. Вся микросхема соответственно побита на страницы по 8 Кб.
- ОЗУ процессора: 8 + 512 Кб.
8 Кб. На панельке, "четвертинка" статик-ОЗУ 32Кх8 типа W24256, UM61256.
Задействованные 8 Кб установлены в адресном пространстве процессора $6000-$7FFF
512 Кб. K6X4008C1F или аналогичная. Побита на страницами по 8 Кбайт. Страницы
"впечатываются" в адресное пространство $8000-$BFFF.
- ОЗУ видеопроцессора: 64К.
64Кх8. На панельке, статик-ОЗУ 64Кх8 типа W24512, UM61512.
Микросхема "разбита" на 4 "банка" по 16К, старшие адреса переключаются через порт в памяти основго ЦП и внешний дешифратор.
- 2 "разъема расширения" типа IDC-40 (штыревой 2-х рядный 40-контактный как у
IDE) на которые выведена шина основного процессора. Один на передней стороне платы, другой на задней для подключения спереди и сзади "дочерних" платы или 40-жильных шлейфов к внешним "блокам расширения".
(Шина видеоконтроллера используется только "внутри" модуля расширения для
подключения к видеопамяти и "наружу" не выводится.)
Все линии идущие с разъема приставки должны быть буферизированы на АП6, выведенная на разъем шина ЦП тоже.
Ответить с цитированием
Размещение рекламы на форуме способствует его дальнейшему развитию 
