ПЛИС и всё что с ними связано

[dosikus]

HardWareMan, спасибо за науку...\






- - - Добавлено - - -

В простейшем случае ничего особо и не надо.
В Compilation Report в окне Table of content найди в дереве TimeQuest Timing Analiser и выбери в нём медленные модели.
Что-то он там по-любому наанализировал...
Вложение 70073

12.14 MHz 12.14 MHz U_PLL|altpll_component|auto_generated|pll1|clk[0]
325.52 MHz 325.52 MHz U_PLL|altpll_component|auto_generated|pll1|clk[1]

- - - Добавлено - - -

Вот. Сам не могу понять этот эффект автонастройки, но влияет наличие не_чёрного во время гашения и синхроимпульсов. Может на RGB какие-то иголки с комбинационных схем пролазят, вот монитор и пытается их в кадр впихнуть?

Нашел из-за чего эта хрень была.
У меня адаптер HDMI-VGA с питанием , питание было воткнуто в хаб и туда же флешка дикожрущая . Из-за нее питание и садило...

[HardWareMan]

Странно, по идее должен был остаться один мультиплексор. Ты точно вынес все присвоения pix_count за пределы основного условия?

Вот такой код:

module TOP(
	input	clk,
	input	reset,
	output	reg [15:0]pix_count,
	output	reg [7:0]line_count
);

reg [1:0]sync;

always @(posedge clk)
begin
	//
	sync[1:0] <= {sync[0],reset};
	//
	if ((sync[1] & ~sync[0]) | (pix_count[15:0] == 16'h041F)) pix_count[15:0] <= 16'h0000; else pix_count[15:0] <= pix_count[15:0] + 16'h0001;
	//
	if (sync[1] & ~sync[0])
	begin
		line_count[7:0] <= 8'h00;
	end else begin
		if (pix_count[15:0] == 16'h0100) line_count[7:0] <= line_count[7:0] + 8'h01;
	end
end

endmodule

Должен выглядеть вот так:

Видишь, как объединились оба условия обнуления pix_count в один мультиплексор? И, что особенно, выстроились мультиплексоры у line_count в порядке приоритета (чем ближе к триггеру - тем больше приоритет)? При этом, если грамотно описать, то можно сделать сбалансированное дерево, я уже об этом говорил.

[Bolt]

У pix_count три варианта: сброс в ноль, инкремент, хранение. Поэтому два мультиплексора.

[omercury]

может сделаем знакогенератор ?

У тебя растр 800х600.
Шрифт, надеюсь, моноширинный?

Определяй размеры знакоместа.

- - - Добавлено - - -

Желательно всегда стремиться к уменьшению вложенности управляющих цепей (это те, которые условия), а так же стараться объединять цепи, ведущие к одному результату.

Тут, кстати, положительную роль играет одна особенность верилога - при попытке управлять регистром из разных always блоков, Квартус ругается ошибкой, в отличие от VHDL, который пропускает даже (о ужас) тактирование триггера из разных процессов.

- - - Добавлено - - -

Видишь, как объединились оба условия обнуления pix_count в один мультиплексор?

А нафига его вообще обнулять при сбросе?
В этом есть необходимость?
(прошу прощения за мой французский...)

[HardWareMan]

А нафига его вообще обнулять при сбросе?
В этом есть необходимость?
(прошу прощения за мой французский...)

АХЕЗ. Я бы не обнулял, да. А вот PPU я делал от Денди, там при обнулении блокируется синхрогенератор. Это понятно для ASIC - надо как-то привести в некоторое надёжное состояние при включении питания. При построении этого на основе FPGA это самое состояние можно прописать прямо в коде: reg [15:0]pix_count = 16'h1234;

- - - Добавлено - - -

У pix_count три варианта: сброс в ноль, инкремент, хранение. Поэтому два мультиплексора.

При этом хранение у него идет, почему-то, на сепаратор фронта сброса, что не правильно. Поэтому я и говорю - искайте ошибку. У меня в примере этому соответствует line_count.

[dosikus]

omercury, скорей 8x16. 8x8 слишком мелкий, 16x16 много сожрет

А нафига его вообще обнулять при сбросе?
В этом есть необходимость?
(прошу прощения за мой французский...)

Ну дык потому-что код сп**ен ))))

[Advertiser]

[dosikus]

Сейчас полный код синхры выглядит так:

module vga_sync(

input clk_in, // Input 25.175 MHz clock, this is a pixel clock for this VGA mode
input reset, // Input async. active low reset signal

output reg vga_hsync, // Output horizontal sync signal
output reg vga_vsync, // Output vertical sync signal

output reg disp_enable, // Set when a writable portion of display is enabled:
output reg[9:0] pix_x, // x-coordinate of an active pixel
output reg[9:0] pix_y, // y-coordinate of an active pixel
//output reg[19:0] v_addr, // VRAM address count
output wire[7:0] data_out
);
//================================================== ====================

localparam SYNC_ON = 1'b0; // Define the polarity of sync pulses
localparam SYNC_OFF = 1'b1;

localparam HSYNC_START = 840;
localparam HSYNC_END = 968;
localparam LINE_END = 1056;
localparam VSYNC_START = 601;
localparam VSYNC_END = 605;
localparam FRAME_END = 628;
localparam H_ACTIV = 800;
localparam V_ACTIV = 600;

reg [7:0] vram [0:4095]; initial $readmemh("vram.txt", vram);

reg[9:0] line_count; // Line counter, current line
reg[15:0] pix_count; // Pixel counter, current pixel
reg[19:0] v_addr; // Pixel counter, current pixel




reg [1:0]SynRes;
always @( posedge clk_in )
begin
// Синхронизация сброса
SynRes[1:0] <= {SynRes[0],reset};
// Счетчик пикселей
if ( (SynRes[1] & ~SynRes[0]) | (pix_count == 1056) ) pix_count <= 0; else pix_count <= pix_count + 1;
// Остальная логика
if (SynRes[1] & ~SynRes[0]) begin // Либо так: if (SynRes[1:0] == 2'b10) begin
line_count <= 0; // On a reset, restart counters from 0
v_addr <=0;
end else begin




// This is a state machine based on a pixel count. Since VGA modes timings are
// based on a multiple of pixel counts, we add them up and generate syncs at
// proper times

case (pix_count)
0: vga_hsync <= SYNC_OFF;
HSYNC_START: vga_hsync <= SYNC_ON;
HSYNC_END: vga_hsync <= SYNC_OFF;
LINE_END: begin
line_count <= line_count + 1'b1;
pix_count <= 0;
end
endcase

case (line_count)
0: vga_vsync <= SYNC_OFF;
VSYNC_START: vga_vsync <= SYNC_ON;
VSYNC_END: vga_vsync <= SYNC_OFF;
FRAME_END: line_count <= 0;

endcase


// The following code defines a drawable display region and outputs
// disp_enable to 1 when within that region. Also, set the pixel coordinates
// (normalized to the top-left edge of a drawable region)
disp_enable <= 0;
pix_x <= 0;
pix_y <= 0;
if (line_count>=0 && line_count<V_ACTIV)
begin
if (pix_count>=0 && pix_count<H_ACTIV)
begin
disp_enable <= 1;
pix_x <= pix_count;
pix_y <= line_count;
v_addr <= ((pix_y*800)+pix_x);

end
end
end
end


assign data_out = vram[v_addr];

endmodule

- - - Добавлено - - -

RTL выгладит так.
В предыдущей я наврал - не удалил одну строку...





- - - Добавлено - - -

Здесь полная схема RTL

Скрытый текст

[свернуть]

[HardWareMan]

dosikus, квиксёрч по этой страничке показывает:


- - - Добавлено - - -

PS Хоть line_count работает достаточно медленно и та цепочка мультиплексоров в принципе не решает, но всё же её тоже можно прилично сократить по мной предложенной схеме. Только на этот раз внимательно посмотри какие события должны влиять на нее и всё такое.

[dosikus]

ВотЪ, как ты и говорил.



- - - Добавлено - - -

Так ?

if ( (SynRes[1] & ~SynRes[0]) | (line_count == 600) ) line_count <= 0; else if (pix_count==800 ) line_count<= line_count + 1;

А | (OR) здесь логическое или битовое, или без разницы?

- - - Добавлено - - -

Так ?

if ( (SynRes[1] & ~SynRes[0]) | (line_count == 600) ) line_count <= 0; else if (pix_count==800 ) line_count<= line_count + 1;

Не прокатило...

[HardWareMan]

dosikus, что там не прокатило? Правильный RTL показывается. Ааа, ты про line_count? Не, не так. В коде влияние на line_count идут вот такие сигналы:
1. (SynRes[1] & ~SynRes[0]) сбрасывает в 0
2. pix_count == LINE_END добавляет 1
3. line_count == FRAME_END сбрасывает в ноль
Отсюда вывод: надо делать вот так

// Счетчик пикселей
if ( (SynRes[1] & ~SynRes[0]) | (pix_count == LINE_END) ) pix_count <= 0; else pix_count <= pix_count + 1;
// Счетчик строк
if ( (SynRes[1] & ~SynRes[0]) | (line_count == FRAME_END ) ) line_count <= 0;
   else if ( pix_count == LINE_END ) line_count <= line_count + 1;

Остальные присвоения line_count нужно удалить. Поправь и покажи результирующий RTL.