Правильно. При любом безадресном чтении обязательно выставлять РНП.Сообщение от Xrust
Лучше узнать что творится на линиях A07-A00, там можно узнать адрес вектора и уже понять, что происходит.
Правильно. При любом безадресном чтении обязательно выставлять РНП.
Лучше узнать что творится на линиях A07-A00, там можно узнать адрес вектора и уже понять, что происходит.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Как я понял, вместо содержимого ПЗУ считывается что-то другое, скорее всего это и есть команда прерывания. Я сначала не понял, откуда взялось безадресное чтение. После вашего объяснения стало понятно, чем занят процессор. Дальше осталось понять, почему считываются неверные данные.
При чтении ПЗУ всегда считываются данные. А вот почему сразу же возникает прерывание, это уже другой вопрос.
Лучше конечно прочитывать линии AD15-AD00 с самого процессора, там будет виден и адрес и данные.
Alex_K, это понятно, но считывается не то, что ожидается. Почему так - буду разбираться.
К сожалению считать непосредственно линии AD физически сложно. Приходится читать то одно. то другое попеременно.
Так как шина инверсная, то инвертируются не только данные, но и адрес.
- - - Добавлено - - -
Если читаете логическим анализатором, то можно подцепится прям к ногам процессора.
Само собой.
С этим есть определенные сложности.
Победил чтение из ПЗУ. Банальнейшая ошибка - не в те адреса записал прошивку.
Осталась проблема с прохождением теста терминала T4.
А если мини-ЭВМ включить и сразу же запустить тест T4, то так же есть НЕЗАПЛАНИРОВАННОЕ ПРЕРЫВАНИЕ? Или после прохождения тестов T1-Т3?
- - - Добавлено - - -
Посмотрел этот тест в эмуляторе ДВК. Там он устанавливает биты разрешения прерываний в регистрах системного терминала 0177560 и 0177564.
А вектор прерывания передаётся 1801ВП1-065 при запросе вектора прерывания. Вначале установкой линии VIRQ в активный низкий уровень 1801ВП1-065 запрашивает прерывание. Потом процессор при обработке запроса на прерывание читает вектор. Он устанавливает в активный низкий уровень свою линию IAKO, она идёт на вход IAKI 1801ВП1-065. Затем для чтения вектора устанавливается в активный низкий уровень линия DIN. При этом SYNC остаётся в неактивном высоком уровне. На это 1801ВП1-065 выставляет на шину вектор и отвечает RPLY.
Вероятно у вас где-то схема реагирует на сигнал DIN и ещё что-то выставляет на шину, а возможно и отвечает RPLY. На инверсной шине данные с нескольких источников складываются по ИЛИ и процессор получает неверный вектор.
Не зависит от этого. Тесты Т5 и Т6 дают такой же результат.
А будет ли в открытом доступе прошивка и схема для fpga?
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
