ZXKit1 - плата VGA & PAL

[Rio444]

Они конечно все древние уже - могли от лежания просто перестать работать

SRAM и CPLD ещё статики боятся. Не так, чтобы прям гарантированно дохнут, но 5-10% EPM3032 у меня стабильно выходили из строя, пока не стал предпринимать меры.

в моем случае доступна только одна прошивка - у меня распаяна 8битная ОЗУ - так получилось - не убедился в том что все версии рабочие с 8битной ОЗУ

У Вас только готовая прошивка, или есть проект с исходниками? Если есть, взглянуть бы на него.

[Advertiser]

[backa]

У Вас только готовая прошивка, или есть проект с исходниками? Если есть, взглянуть бы на него.

я ВСЕ перевыложил тут в последних 3х страницах, чем я пользуюсь ))) (заархивированными папками проектов, в которые я внес минимальные измения и собрал 13ым кватрусом )

[Rio444]

я ВСЕ перевыложил тут в последних 3х страницах, чем я пользуюсь

Я ж не против, но Вам виднее, что Вы зашивали.
Вот это оно? https://zx-pk.ru/threads/10548-zxkit...=1#post1181516

Кстати, не могли случайно зашить не ту прошивку? У меня тоже такое было. Просто в прошивальщике не поменял файл для прошивки и шил совсем от другого проекта.
Потом удивлялся, почему изменения в прошивке вообще никак не влияют на работу устройства.

[backa]

Вот это оно?

да , я дальне не продвинулся в своих изыскания))

в прошивальщике не поменял файл для прошивки и шил совсем от другого проекта

а других и нет у меня. Я пока что на уровне ПОЛЬЗОВАТЕЛЯ чужого кода - свой не пишу в силу отсутсвия опыта в этой области)))
А если без шуток то я всегда руками ВЫБИРАЮ файл для заливки в кристалл))) привычка профессиональная ...

[Rio444]

да , я дальше не продвинулся в своих изыскания))

Там их две. Чем отличаются? Обе шили?
При прошивке галочки не забыли поставить? "Прошить" и "Проверить"

[backa]

Чем отличаются

по работе в моем пипелаце - НИЧЕМ))

Обе шили

Обе

галочки не забыли поставить? "Прошить" и "Проверить"

Обязательно ставил - тем более изза проводного монтажа у меня изначально CPLD не хотела шиться наотрез - там провода от выводов JTAG до разьема по 5см идут вместе со всеми другими)) Только когда я наставил разных блокировочных конеднсаторов ДОПОЛЬНИТЕЛЬНО к обязательным - после этого стала "шиться" нормально
Макета она и есть макетка ... я пользоваться ей ну ни разу не собираюсь , кроме как откатать версии и свои хотелки для финального дизайна на плате .

[Rio444]

backa, простите, а где Вы взяли эти исходники?
Не понимаю, как это вообще может работать.
Попробуйте этим прошить:ZXKit1_VGA-lite_EPM7128SQI_Verilog.zip
Самые явные ошибки поубирал. Но скорее всего этого недостаточно.

[backa]

backa, простите, а где Вы взяли эти исходники?

valerium по моей просьбе выкладывал в ЭТОЙ теме несколько лет назад - VHDL - оригинал от автора ZXKit1 а на Verilog - он сам сделал "пробу пера" - выше он сам написал как это случилось...

Попробуйте этим прошить

Сейчас посмотрю в кватрусе и ОБЯЗАТЕЛЬНО запишу в мой многострадальный кристалл)))
Будет просто ЧУДО если все заработате КАК ПОЛОЖЕНО...

8warnings - это уже вызывает надежду))) на положительный исход сборки...

[Rio444]

VHDL - оригинал от автора ZXKit1 а на Verilog - он сам сделал "пробу пера"

Verilog просто копирует VHDL. Сам я смотрел и правил именно Verilog, просто потому что привычнее.
Но на VHDL абсолютно всё то же самое. То есть valerium от себя ничего не придумал.

8warnings - это уже вызывает надежду))) на положительный исход сборки...

Собственно warnings и исправлял. И добавил критичные клоки в ограничения.
Сам код практически не трогал.

[backa]

И добавил критичные клоки в ограничения.

К СОЖАЛЕНИЮ , чуда не случилось ....