да чё-то пока не получается у меня с этим симулятором разобраться. То виснет, то предлагает что-то выбрать, но непонятно что.
---------- Post added at 10:13 ---------- Previous post was at 10:11 ----------
А ещё он просит постоянно лицензии, которых у меня нет.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Ну и не мучайся, сделай как советовал. Большую схему туда все равно не фпихнешь...
Или, как вариант, можно получить AHDL-код проекта, а он понимается (вроде бы) WinCupl'ом, в нем есть нормальный симулятор. Ссылку на Купл я давал выше.
Сайт с документацией к "Scorpion ZS 256"
Вопрос по схемке, что я недавно привёл.
Вот такой .jed по ней получился:
Что за сигнал N_17 на 13 ноге появился? В схеме у меня его нет, в сообщениях .rpt показывает такое:Код:ispLEVER Classic 1.7.00.05.28.13 Lattice Semiconductor Corp. JEDEC file for: P16V8R V9.0 Created on: Tue Jan 21 19:42:17 2014 1.bls * QP20* QF2194* QV0* F0* X0* NOTE DEVICE NAME: GAL16V8D-15LP* NOTE Table of pin names and numbers* NOTE PINS D6:6 D7:5 DD52_15:9 M1:1 D0:2 D1:3 D4:7 D5:4 D2:8 DD47_9:12* NOTE PINS N_17:13* L1536 01110111101101110111011110111111* L1792 11111111111111111111111111111111* L1824 11111111111111111111111111011011* L2120 00000001* L2128 1111111111111111111111111111111111111111111111111111111111111111* L2193 1* C1414* 7FA6
Что мне этим хотят сказать? Какой сигнал подавать на 13 ногу после прошивки?Код:Page 1 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls -------------------------------------------------------------------------------- Module : '1' -------------------------------------------------------------------------------- Input files: ABEL PLA file : 1ffd_lock.tt3 Device library : P16V8R.dev Output files: Report file : 1ffd_lock.rpt Programmer load file : 1ffd_lock.jed -------------------------------------------------------------------------------- Page 2 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls P16V8R Programmed Logic: -------------------------------------------------------------------------------- DD47_9 = !( !N_17.Q & !DD52_15 ); N_17.D = ( D0 & D1 & !D5 & D7 & D6 & D4 & !D2 ); " ISTYPE 'INVERT' N_17.C = ( M1 ); Page 3 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls P16V8R Chip Diagram: -------------------------------------------------------------------------------- P16V8R +---------\ /---------+ | \ / | | ----- | M1 | 1 20 | Vcc | | D0 | 2 19 | | | D1 | 3 18 | | | D5 | 4 17 | | | D7 | 5 16 | | | D6 | 6 15 | | | D4 | 7 14 | | | D2 | 8 13 | !N_17 | | DD52_15 | 9 12 | !DD47_9 | | GND | 10 11 | | | | | `---------------------------' SIGNATURE: N/A Page 4 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls P16V8R Resource Allocations: -------------------------------------------------------------------------------- Device | Resource | Design | Resources | Available | Requirement | Unused ======================|===========|=============|============== | | | Input Pins: | | | | | | Input: | 10 | 9 | 1 ( 10 %) | | | Output Pins: | | | | | | In/Out: | 8 | 2 | 6 ( 75 %) Output: | - | - | - | | | Buried Nodes: | | | | | | Input Reg: | - | - | - Pin Reg: | 8 | 1 | 7 ( 87 %) Buried Reg: | - | - | - Page 5 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls P16V8R Product Terms Distribution: -------------------------------------------------------------------------------- Signal | Pin | Terms | Terms | Terms Name | Assigned | Used | Max | Unused =========================================|==========|=======|=======|======= DD47_9 | 12 | 1 | 7 | 6 N_17.D | 13 | 1 | 8 | 7 ==== List of Inputs/Feedbacks ==== Signal Name | Pin | Pin Type =========================================|==========|========= M1 | 1 | CLK D0 | 2 | INPUT D1 | 3 | INPUT D5 | 4 | INPUT D7 | 5 | INPUT D6 | 6 | INPUT D4 | 7 | INPUT D2 | 8 | INPUT DD52_15 | 9 | INPUT Page 6 ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart Tue Jan 21 21:58:30 2014 1.bls P16V8R Unused Resources: -------------------------------------------------------------------------------- Pin | Pin | Product | Flip-flop Number | Type | Terms | Type =======|========|=============|========== 14 | BIDIR | NORMAL 7 | D 15 | BIDIR | NORMAL 7 | D 16 | BIDIR | NORMAL 7 | D 17 | BIDIR | NORMAL 7 | D 18 | BIDIR | NORMAL 7 | D 19 | BIDIR | NORMAL 7 | D
Никакого не подавать. Это просто "рудимент", на ней висит выход триггера, как "промежуточный сигнал". С него сигнал далее миксуется с DD52 и выходит как ты и хотел, готовым DD47.
Если склероз мне не изменяет, то в галках триггеры стоят ближе к выходам, а у входов располагаются простые логические элементы, отсюда и такой способ формирования сигнала. У тебя же после триггера идет еще и логическая операция?
Сайт с документацией к "Scorpion ZS 256"
Да, пытаюсь приспособить запас галок хоть куда-то и подумал на одной из них реализовать такую схемку:
Gutten, в этой схеме я специально привел логику с меньшим кол-вом корпусов. т.е. два элемента ЛЕ1 используются как инверторы, вторые два, как обычное "ИЛИ". если делаете прошивку, то там лучше упростить.
Profi must live!
Моё железо...
Все укомплектованы:
Profi_ZX-BUS/ZXMC2/NemoIDE/SounDrive[свернуть]
Ссылка на Telegram-канал поддержки пользователей Profi.
Да, всё равно у меня кучка галок лежит, девать их некуда. Подумал, что чем я буду 3 м/с паять и чё-нить накосячу, лучше сделать на 1 м/с, паять меньше и проще будет.
А в чём принцип этой схемы? Может действительно проще сделать как сравнение числа на D7...D0 с константой и выдачу сигнала на выход?
я имел ввиду, что для понятности в схеме можно заменить элементы на их стандартные элементы, т.е. на битах шины данных поставить инверторы, а после триггера один элемент "ИЛИ", а не два "ИЛИ-НЕ". ну это так, впринципе по функционалу оно будет тоже самое, просто на схеме будет понятнее.Сообщение от Gutten
Моё железо...
Все укомплектованы:
Profi_ZX-BUS/ZXMC2/NemoIDE/SounDrive[свернуть]
Ссылка на Telegram-канал поддержки пользователей Profi.
Ну я начал с повтора схемы, чтобы проверить её в симуляторе и потом уже упрощать. Но как раз с симулятором проблема. Но можно и упростить без него. Счас попробуем. Схема-то полезная.
---------- Post added at 23:47 ---------- Previous post was at 23:07 ----------
Новый вариант схемы:
Всё правильно?Код:ispLEVER Classic 1.7.00.05.28.13 Lattice Semiconductor Corp. JEDEC file for: P16V8R V9.0 Created on: Tue Jan 21 23:43:29 2014 h1ffd_lock.bls * QP20* QF2194* QV0* F0* X0* NOTE DEVICE NAME: GAL16V8D-15LP* NOTE Table of pin names and numbers* NOTE PINS D0:2 D1:3 D2:8 D4:7 D5:4 D6:6 D7:5 M1:1 DD52_15:9 DD47_9:12* NOTE PINS N_10:13* L1536 01110111101101110111011110111111* L1792 11111111111111111111111111111111* L1824 11111111111111111111111111011011* L2120 00000001* L2128 1111111111111111111111111111111111111111111111111111111111111111* L2193 1* C1414* 833E
похоже на правду.
Моё железо...
Все укомплектованы:
Profi_ZX-BUS/ZXMC2/NemoIDE/SounDrive[свернуть]
Ссылка на Telegram-канал поддержки пользователей Profi.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
