игровой автомат ZANAC-EX на базе MSX1.5

[bigral]

Привет, решил собрать себе "игровой автомат" https://flic.kr/p/2h8LArM с любимой игрушкой ZANAC-EX, что не говорите а COMPILE были просто богами в программировании вертикальных "стрелячек" (aleste, aleste2, zanac, zanac-ex... ну последний zanac neo уже мусор), сколько не видел всяких игр по качеству разве что sky shark на zx может приблизиться все другие увы "не тянут".

Но что-то не могу запустить, решил спросить тут кое какие вопросы:

1. вот в схемах msx есть кусок на 74ls74 где формируется сигнал ~WAIT' для процессора из ~CLK ~WAIT и ~M1, я пока что его не делал, просто подал сигнал ~WAIT из видеопроцессора, это критично? зачем эта задержка нужна в MSX?

2. в attache моя конфигурация для CPLD, но тестов на это дело писать не умею, может ктото подскажет правильная она или нет? или как тест написать

3. может есть какой нибудь test ROM чтоб можно было "потестировать"? Ато сейчас зашил ту прошивку что в attache.

блин приатачить ниче не дает, потому ссылки
https://sites.google.com/site/bigral...edirects=0&d=1
https://sites.google.com/site/bigral...edirects=0&d=1

[Advertiser]

[Black Cat / Era CG]

Версия для НЕС нравилась, но жестокая, блин!

[Wierzbowsky]

То, что я вижу в аттаче представляет собой набор из биоса, саброма, 64кб пустого места и ROM дампа игры в одном файле. Как это всё ложится в память? Игра должна стартовать с 0х4000 и для неё должен быть включен маппер.

[ptero]

То, что я вижу в аттаче представляет собой набор из биоса, саброма, 64кб пустого места и ROM дампа игры в одном файле. Как это всё ложится в память? Игра должна стартовать с 0х4000 и для неё должен быть включен маппер.

Ага.. Маппер там есть в CPLD ASCII 16
там же и адреса можно устаканить

а вот WAIT- сигнал надо бы сделать так что-бы было как в оригинале (увеличенный такт М1) Аркадные игры очень чувствительны к малейшему не соответствию временных характеристик железа или ошибок в эмуляции выполнения кода
и если "хватит места" в CPLD то WAIT пропустить через неё (+M1) что бы уж на рассыпухе не делать а выход WAITс видеопроца можно (1. не цеплять 2. цеплять по схеме ОК (общий коллектор) 3. пропустить через отдельный вход на CPLD и сложить там)
схемотехнику формирования можно подсмотреть скажем тут : https://zx-pk.ru/threads/27898-modul...3-msx-ext.html
в файле модульCPU.pdf в верхнем левом углу

[bigral]

Версия для НЕС нравилась, но жестокая, блин!

на NES играть не пробовал, но по виду такая же крутая как и на MSX2 (ну ясное дело что не идеал так как мерцания спрайтов никто не отменял ни на MSX2 ни на NES, там уже тяжело понять какая из версий мерцает больше...)

- - - Добавлено - - -

а вот WAIT- сигнал надо бы сделать так что-бы было как в оригинале

это можно сделать и потом? или оно без этого вообще не заработает?

[ptero]

это можно сделать и потом? или оно без этого вообще не заработает?

Можно потом,
на MSX это вроде бы делалось для того что бы DRAM память тогдашняя успевала за операциями процессора

[OrionExt]

вот в схемах msx есть кусок на 74ls74 где формируется сигнал ~WAIT' для процессора из ~CLK ~WAIT и ~M1, я пока что его не делал

Железо и БИОС жестко связаны между собой по таймингам. Если чего править одно, нужно править и другое. Если это не сделать, возможны всякие непонятки в самый неожиданный момент.

просто подал сигнал ~WAIT из видеопроцессора, это критично?

Не стоит. Читайте выше.

зачем эта задержка нужна в MSX?

Тяжелое наследие прошлого (начало 80г.)

может есть какой нибудь test ROM чтоб можно было "потестировать"?

Начал бы с простого. Минимальный тест на работоспособность всего этого безобразия. Зашивается за место main-bios. Это то, что должно показать.

- - - Добавлено - - -

О вайтах, добавлю. Может, у кого возникнут вопросы. А как же режим турбо? На самом деле не все так плохо. Да будет потглючивать. Для этого правят игры.

Основная трабла с VDP. ASCII включила режим "упороться " (хотим TMS, не простой, а золотой) в отношении VDP. Чем это закончилось всем известно.

[bigral]

Начал бы с простого. Минимальный тест на работоспособность всего этого безобразия. Зашивается за место main-bios. Это то, что должно показать.

Влепил это дело, видел ту заставку раза 4..5 из 50 запусков... добавил wait на железной 7474, менял DRAM микрухи ничего, нет стабильной инициализации VDP.
Странное дело, активность на шине данных DRAM почти всегда разная, на 1-й или чаще 2-х линиях одной и той же микрухи часто "пропадает" активность (ну т.е. она как бы есть но очень слабо по сравнению с другими линиями), и это не всегда на той же самой линии данных, то на одной линии "тишина" то на другой... что это такое?

update 16.09.2019: по моему я понял в чем затык, я подал oe_l сигнал от dram на землю! а это по идее создает конфликт как минимум когда we_l=0... не подскажите как правильно сформировать oe_l если заранее не известно что будет в цикле обращения к памяти we_l=0 или we_l=1

update 17.09.2019: посмотрел схемы с tms4464 таки oe_l сидит там жестко на земле, значит не обязательно им управлять если доступ и так разнесен по cas1_l cas0_l... опять не ясно куда копать, наверно надо делать железную схему выборки VDP и сравнивать ее работу с сигналом формируемым CPLD-шкой...

[OrionExt]

Влепил это дело, видел ту заставку раза 4..5 из 50 запусков...

Тест до безобразия прост, озу не использует, обмен идет между цпу-пзу-vdp и зациклен на начало. Написан для TMS9918, так что с инициализацией V9958 не должно быть проблем.

Была заморочка со сбросом V99XX (крутой фронт сброса, как я понял). Не успевала инициализироваться палитра. Проявлялась как отсутствие или маленький размах амплитуды rgb. Вряд ли в этом проблема, но все же.

наверно надо делать железную схему выборки VDP и сравнивать ее работу с сигналом формируемым CPLD-шкой...

Может все лишнее из CPLD выкинуть и оставить только необходимый минимум для запуска. Или запустить код CPLD на FPGA средней жирности и рассмотреть внимательно в симуляторе что там и как.

[bigral]

Была заморочка со сбросом V99XX (крутой фронт сброса, как я понял). Не успевала инициализироваться палитра. Проявлялась как отсутствие или маленький размах амплитуды rgb. Вряд ли в этом проблема, но все же.

я думал ранее что наоборот чем более "крутые фронты" тем лучше... а тут наоборот надо вешать кондер на землю? надо чтобы vdp быстрее z80 сбросился или медленее? как это "Не успевала инициализироваться палитра" оно ж "по кругу" пишет одни и те же данные в vdp

Может все лишнее из CPLD выкинуть и оставить только необходимый минимум для запуска. Или запустить код CPLD на FPGA средней жирности и рассмотреть внимательно в симуляторе что там и как.

хм... интересная мысль, типо сначала проверить работу каким-то микроконтроллером подключенным к какойто devboard... и написать через serial на терминал что там не так. Но тут наверно с fpga будет больше мороки, там же 3.3v уровни, надо контроллер брать 3.3v... stm? arduino не покатит, ну или надо еще преобразователи вешать для arduino. Наверно проще втыкнуть ардуину прямо в контакты панельки где z80 стоит и снять результат сразу с этой самой CPLD-хи... там она 5v tolerant