32-разрядный процессор, полностью совместимый с архитектурой PDP-11.

[Hunta]

Название темы:32-разрядный процессор, полностью совместимый с архитектурой PDP-11. ПОЛНОСТЬЮ СОВМЕСТИМЫЙ.

Вопрос номер один, убивающий тему на корню - как им образом 32-битный процессор может быть ПОЛНОСТЬЮ СОВМЕСТИМЫМ с 16-битным процессором.

Учитывая, что диспетчером памяти управляет только операционка, но не пользовательские процессы - а значит им по барабану, как управлять MMU, а значит, перекомпиляция их под 32-бита не потребует изменения кода управления MMU, который есть только в операционной системе, который всё равно придётся переделывать, потому что может сохраниться только принцип работы MMU, но не особенности его настройки, а значит - код всё равно придётся лопатить сильно.

Вопрос номер два, режущий по живому. Для каких таких тайных целей, про которые я не смог догадаться, если конечно их можно озвучивать простым смертным - принцип работы MMU в своей сути

Номер страницы - старшие 6 бит виртуального адреса - даёт нам номер регистра PAR, который мы сдвигаем на 10 ( 26 ) битов влево, складываем с 32-разрядным адресом внутри страницы (без старших 6 битов) и получаем физический 42-разрядный адрес.

взят от PDP-11 - где он был создан таким из за ограничений технологий того времени и особенностей архитектур 16-битной PDP-11? Потому что - так делали наши отцы - значит и нам так делать? Без понимания - почему они так делали?

обсуждение количества ангелов, помещающихся на кончике иглы

Потом что с самого начала обсуждать конкретику реализации, когда стройного описания архитектуры нет и в помине. Кончик иглы несколько расширился - а никто этого не хочет понять.

С моей точки зрения - проект идёт в тупик. 1000 описателей распределения памяти, в каждый конкретный момент времени из которого используется 0.1 процента и необходимость перезагрузки которого возникает - какой там будет квант времени планировщика? Ой, у нас однозадачная операционка...

[Advertiser]

[AFZ]

Потом что с самого начала обсуждать конкретику реализации, когда стройного описания архитектуры нет и в помине. Кончик иглы несколько расширился - а никто этого не хочет понять.

Да нет, все проще. Зачем сочинять процессор, для которого нет и не будет софта?

[hobot]

для которого нет и не будет софта?

софт будет, если будет ОС + компиляторы.

[Raydac]

Вопрос номер один, убивающий тему на корню - как им образом 32-битный процессор может быть ПОЛНОСТЬЮ СОВМЕСТИМЫМ с 16-битным процессором.

ну дак почему то никто не удивляется что Intel тянет в 64х битных процах совместимость с 8086 еще и всё вроде работает

[b2m]

Intel тянет в 64х битных процах совместимость с 8086

Вот как раз таки в 64х битных виртуальный 8086 режим и выкинули. На его месте теперь 32х битный режим, для совместимости. Кому нужен 8086, вынужден пользоваться DosBox.

[AFZ]

ну дак почему то никто не удивляется что Intel тянет в 64х битных процах совместимость с 8086 еще и всё вроде работает

Работает, да...

Чуток истории. 1 февраля 82-го года интеля предложили 80286. Не прошло и десяти лет, как Микрософт в мае 90-го предложила полноценную ОСь для него, полностью использующую возможности его Protected Mode - Win 3.0, поддерживающую, кстати, и совместимость. Далее, в октябре 85-го интеля предложили 80386. Опять же, не прошло и 10 лет, как в сентябре 94-го Микрософт предложил для протектед моды этого проца нормальную ОСь - WinNT 3.5...

Ладно, допустим, мы сегодня сочиним 32-битный процессор, полностью совместимый с PDP-11. Где тот Микрософт, который сочинит нам нормальную 32-битную ОСь для него, пусть даже и через 10 лет?

[Raydac]

Ладно, допустим, мы сегодня сочиним 32-битный процессор, полностью совместимый с PDP-11. Где тот Микрософт, который сочинит нам нормальную 32-битную ОСь для него, пусть даже и через 10 лет?

я так понимаю что если сделать GNU совместимый компилятор, то потенциально под этот проц можно портировать Linux и груду софта

[Patron]

Одного бита мало - не узнаешь самую забытую страницу, все забытые страницы будут одинаковыми.

Системный планировщик памяти регулярно ( примерно раз в секунду ) обходит регистры PDR всех запущенных процессов, для каждого PDR прибавляет содержимое его бита Not Used к счётчику "забытости" этой страницы процесса и заново устанавливает этот бит в 1.

- - - Добавлено - - -

каким образом 32-битный процессор может быть ПОЛНОСТЬЮ СОВМЕСТИМЫМ с 16-битным процессором.

Имеется в виду режим эмуляции 16-разрядной архитектуры, автоматически активируемый процессором при переключении на 16-разрядный процесс. В этом режиме любое количество любых операционок PDP-11 могут загружаться и работать как обычные 16-разрядные процессы, создаваемые пультом или 32-разрядной операционкой. Таким образом архитектура позволяет одновременное выполнение и 16-разрядных, и 32-разрядных процессов.

В принципе - можно предусмотреть 32-разрядную команду, задающую количество последующих 16-разрядных слов, интерпретируемых процессором как 16-разрядный код. Но для такого 16-разрядного кода уже будут некоторые ограничения, по сравнению с кодом 16-разрядного процесса.

Для каких таких тайных целей, про которые я не смог догадаться, если конечно их можно озвучивать простым смертным - принцип работы MMU в своей сути взят от PDP-11

Для простоты портирования RSX. Если делать нормальный диспетчер памяти, позволяющий отображать файлы в память не кусками по 64Мб, а хотя бы кусками по 512Кб ( примерно столько современные HDD считывают во внутренний буфер при любом обращении к диску ) - о похожести организации MMU на MMU PDP-11 придётся забыть.

Но если забыть об эффективном отображении файлов - 32-разрядный MMU с поддержкой свопа кусками по 64Мб может отличаться от MMU PDP-11 только количеством регистров PAR/PDR ( 64 вместо 8 ) и небольшими изменениями логики работы.

[Patron]

Вряд ли можно разрешать стеку 32-разрядного процессора обращаться к адресам, не кратным 4 - это даст массу нежелательных побочных эффектов. Но если для стека обязательно двусловное выравнивание - нет смысла отказываться от двусловного выравнивания PC. Можно также отказаться от "прерываний нечётности", сделав временно недоступными младшие биты регистров, используемых при вычислении адреса. Тогда при байтовой адресации относительно любого регистра - будут использоваться все его биты, при словной - все биты, кроме младшего, а при двусловной - все биты, кроме двух младших. Остальные операции будут читать/писать все биты регистра, поэтому каждая четвёртая команда INC PC будет смещать адресацию относительно PC на одно двойное слово.

Но если к расположению команд в памяти предъявляется требование двусловного выравнивания - значит все команды должны состоять из двух слов. При этом возможны три разных класса команд:

1. Legacy ( "старые" ) - команды с нулевым старшим словом, полностью идентичные командам PDP-11.
2. Extended Legacy ( "расширенные" ) - команды PDP-11 с битами расширения в старшем слове.
3. Pure 32 ( "новые" ) - команды с 32-разрядным кодом.

Такой подход выглядит в максимальной степени "совместимым с архитектурой PDP-11".


Для построения полноценного набора команд 32-разрядного процессора - вполне достаточно единственного бита расширения, превращающего команды словной адресации PDP-11 в команды двусловной адресации ( т.е. превращающего, например - команду MOV X,Y из команды, пересылающей одиночное слово, в команду, пересылающую двойное слово ).

Но в принципе, могут быть полезными также:

- бит расширения номера регистра приёмника;
- бит расширения способа адресации приёмника;
- бит расширения номера регистра источника;
- бит расширения способа адресации источника;

Если сразу ввести эти биты в стандарт Extended Legacy - тогда им лучше располагаться в начале второго слова команды, а бит "двусловной модификации" в таком случае будет следующим.

Кстати - даже в базовом наборе команд 32-разрядного процессора полезно иметь не только "старые" и "расширенные", но и некоторые "новые" команды, такие как 32-разрядный вариант команды BR, хранящий смещение PC не в младшем байте, а в младшем слове команды.

[Lethargeek]

Не совсем всё понял, и не уверен, что означает "совместимый с архитектурой", но сможет ли старый код весь правильно работать с таким подходом? В частности, код самомодифицируемый. КМК легаси-команды вообще не должны бы видеть нечётные слова при выравнивании, и адреса для их пропуска следует транслировать дополнительно.

- - - Добавлено - - -

кстати, этот документ был знаком? как в dec видели развитие pdp:
http://gordonbell.azurewebsites.net/...trategy_75.pdf