Mick, вопрос возник по первому варианту.
Почему у тебя в схеме коммутации адресов памяти используются мультиплексоры с тактовыми входами?
Для организации какой-то задержки? Ведь если процессор выставит адрес, то на шину памяти он попадёт с задержкой, если RAS/ сдвинут по фазе. А если не сдвинут, то он может защёлкнуться раньше, чем адрес сформируется процессором.
То же самое и с видеоадресацией.
Поясни, пожалуйста.
PS Обратил внимание, что тот же RAS/ используется и для тактирования самого процессора. В общем, немного покумекав, подумал, что эта задержка (на полтакта) особо не повредит. Но для чего-то это было надо...
Да - и ещё графическая ошибка:
У тебя в схеме вывод CLC процессора обозначен как логический, к тому же активный по низкому уровню. По-моему, он тактовый и положительный.
И ещё - в даташите по Z80 указано, что вход CLC при управлении от ТТЛ-схемы должен быть подтянут к +5В резистором на 330 Ом. Я что-то не нашёл его у тебя.
И возник ещё вопрос (хотя это уже, наверное, к знатокам Z80) - так как вход CLC процессора является однофазным и тактуется положительным перепадом, используется ли в нём отрицательный перепад этого же сигнала? И если да, то для чего.
Интерес вызван в связи с тем, что планируется возможность использовать тактирование несимметричными импульсами. Как это повлияет на работу процессора?
Ответить с цитированием