Эмуляция "Байт" (тайминги, карта памяти)

[Prusak]

К слову ещё! когда нажата кнопка «Совмест» и сделать ресет (если мне не изменяет память) стартует другая часть ПЗУ и вместо надписи «Бресткое бла,бла,бла…» должна появится одна строчка

"Byte" Personal Computer

Чтобы получить такую заставку надо при нажатой кнопке совместимость выполнить NEW или RANDOMOZE USR 0 (но не аппаратный сброс!).

запусти пожалуйста еще вот-эти тесты
1) в minfo.tap.zip - нужно посмотреть длительность int (судя по всему будет 42) и FРАМЕ TИМЕ
2) в stime.tap.zip - нужно кнопками Q/A добиться чтобы красная полоска вверху экрана гасла и записать значение тактов при котором она еще горит и при котором гаснет (ориентировочно ищи где-то около 14391)

Результаты тестов.
Для программы stime показано значение, при котором красная полоса исчезает. Если поставить значение на 1 меньше, то полоса появляется.

Что касается схемы, то она похоже неправильная. Например блокировка CLK по схеме происходит когда !MREQ и сигнал 23 установлены в единицу, что нелогично, т.к. при доступе к памяти !MREQ=0...

Схема начерчена правильно. Именно так в компьютере и сделано. Для очистки совести я прозвонил все соединения в этом узле.

[ZXMAK]

Схема начерчена правильно. Именно так в компьютере и сделано. Для очистки совести я прозвонил все соединения в этом узле.

как-же она работает?
Судя по схеме, сигнал CLK появляется только если на выходе DD26.2 присутствует единица. Выход инверсный, выходит что для блокировки на всех входах DD26.2 должна быть единица.
На 3 ножке DD26.2 единица будет если идет обращение к странице с видеопамятью (A14=1, A15=0), тут вопросов нет.
На 5 ножке DD26.2 единица будет только если сигналы 23 (блокировка) и !MREQ установлены в единицу. Получается что блокировка включается когда процессор НЕ обращается к памяти?

Еще такой вопрос, по схеме сигнал 23 формируется из DD10-D5 и инверсного DD11-D4, оба сигнала просто соединены вместе и подтянуты на +5В. Работа этого соединения зависит от внутреней реализации выходов. Если я правильно понимаю - это реализация "ИЛИ" без логических элементов, верно?

[Prusak]

как-же она работает?

Выходит, что работает. Компьютер "Байт" тому подтверждение
К тому же на элементах DD26.2, DD26.3 сделан RS-триггер. Это вносит в работу схемы свои нюансы. Однако что и как там в точности работает я сам не знаю, т.к. глубоко в этот вопрос не вникал.

Еще такой вопрос, по схеме сигнал 23 формируется из DD10-D5 и инверсного DD11-D4, оба сигнала просто соединены вместе и подтянуты на +5В. Работа этого соединения зависит от внутреней реализации выходов. Если я правильно понимаю - это реализация "ИЛИ" без логических элементов, верно?

Бит 4 DD11 служит для запрещения сигналов на битах 2,3,5 DD10. Запрет реализован через элементы с открытым коллектором. При лог.1 на бите 4 DD11 выходные сигналы с битов 2,3,5 DD10 "давятся" лог.0 с выходов DD9. Так как выходы микросхем КР556РТ5 с открытым коллектором, то конфликта уровней не происходит.

[ZXMAK]

еще такой вопрос по поводу перегрузки счетчиков, допустим пришел тактовый импульс на DD3, выход счетчика изменился с #5 на #6. При этом в новой ячейке DD10 обнулился бит D1 и на PE счетчиков пошел логический ноль.
Что при этом происходит? По спаду тактового сигнала значение счетчика увеличивается, а по наростанию загружается новое значение?
Или-же по наростанию тактового сигнала увеличивается значение счетчика, если не было загрузки. А если загрузка была, то по наростанию тактового сигнала загруженное значение устанавливается на выход?

[Prusak]

Счётчик считает тоже по фронту тактового импульса. Так что при активном сигнале PE счётчик считать не будет. Так как счётчик синхронный, то в нём всё делается по тактовому импульсу

[ZXMAK]

Счётчик считает тоже по фронту тактового импульса. Так что при активном сигнале PE счётчик считать не будет. Так как счётчик синхронный, то в нём всё делается по тактовому импульсу

хорошо, а что произойдет если пришел PE, но тактового импульса во время PE не было? Произойдет ли загрузка при последующем появлении тактового импульса? Или-же загрузка происходит только если во время активного PE пришел тактовый импульс?

Прийдет ли сигнал переноса со счетчика DD3 на тактовый вход DD4 в момент перезагрузки счетчика DD3? Т.е. меня интересует - произойдет ли одновременная перегрузка счетчиков или DD3 перегрузится, а DD4 может и не перегрузиться?

[Prusak]

В справочнике написано: "Если на вход PE дать напряжение низкого уровня, то счёт прекращается, и с приходом очередного положительного перепада на вход С в счётчик будут записаны данные от входов D0-D3"

[ZXMAK]

Чтобы получить такую заставку надо при нажатой кнопке совместимость выполнить NEW или RANDOMOZE USR 0 (но не аппаратный сброс!).

Да, действительно при включеном "СОВМЕСТ" программная перезагрука дает такую заставку:


вобщем со сбросом счетчиков не все ясно. Сделал программку разворачивающую полную диаграмму кадра для байта по образам пзушек DD10/DD11. Но чтото не сходится.
Длительность INT по развертке получается 42, а по результатам теста 33. Длительность фрейма по развертке 70112 тактов, а по результатам теста 69888.

Непонятно как происходит перегрузка счетчиков DD3/DD4, скорей всего они оба перегружаются в момент, когда на линиях шины 1,2,3,4 нули, а также сигнал перегрузки (DD10-D1) в нуле.
Особенно непонятно как происходит перезагрузка DD5/DD6. Пока видится, что перегрузка происходит при нулевом значении на выходе пзу DD11-D1, в момент перехода сигнала DD10-D7 из 0 в 1 (соответствует фронту из 1 в 0 на входе +1 счетчика DD5). Насколько это верно?

Запусти пожалуйста еще один тестик для бордюра: btime.tap.zip
В этом тесте добейся кнопками, чтобы полоска на бордюре начиналась четко над квадратом в верхнем левом углу экрана.
Для этого положения может быть несколько возможных значений такта. Выпиши значения между которыми полоска перепрыгивает с предыдущего состояния четко на позицию квадрата и значения когда она перепрыгивает дальше. Надеюсь смысл изложил понятно

PS: да, чтобы убедиться что мы тестим одно и тоже, я расчитываю на результаты тестов для поздней модели байта. Для ранней модели думаю потом несложно будет внести исправления.


Update: с прерыванием разобрался - неправильно сэмулировал 1533ТМ2, сделал по даташиту и симуляция диаграммы стала давать действительно 33 такта, как и показывает тест
Поправил эмуляцию перегрузки счетчиков DD3/DD4, в соответствии с замечаниями (теперь перегрузка происходит при 0 значении в счетчике DD2).
Но длительность фрейма всеравно некорректная - 70112 тактов, на 1 строку больше чем нужно. Видимо что-то не так с перегрузкой счетчиков DD5/DD6...

[Prusak]

Насколько это верно?

Боюсь, что ничего сказать по этому поводу не смогу, т.к. сам доподлинно не знаю.

Запусти пожалуйста еще один тестик для бордюра.
В этом тесте добейся кнопками, чтобы полоска на бордюре начиналась четко над квадратом в верхнем левом углу экрана.
Для этого положения может быть несколько возможных значений такта. Выпиши значения между которыми полоска перепрыгивает с предыдущего состояния четко на позицию квадрата и значения когда она перепрыгивает дальше. Надеюсь смысл изложил понятно

Результат. Полоска начинается чётко над квадратом.

PS: да, чтобы убедиться что мы тестим одно и тоже, я расчитываю на результаты тестов для поздней модели байта. Для ранней модели думаю потом несложно будет внести исправления.

Именно так. Я гоняю тесты на обычном "новом" Байте.

[ZXMAK]

Результат. Полоска начинается чётко над квадратом.

если при значениях тактов, указанных на экране, коротко один раз (!) нажать Q, полоска уедет влево или останется стоять над квадратом? Можно в PNG картинку сжать, а то в JPG все размазано, пикселов не видно, а мне именно пикселы важны