Цитата Сообщение от predatoralpha Посмотреть сообщение
на Синклере микросхема УЛА обрабатывала не только память, но и порты.
А при чем здесь вообще порты? При обращении процессора к портам нет конфликта между процессором и видеоконтроллером, потому что адресное пространство их не пересекается. Как я понял, шина адреса у процессора и видеоконтроллера в оригинальном спеке тоже раздельная, иначе верхняя память тоже бы тормозила.
Цитата Сообщение от predatoralpha Посмотреть сообщение
Соответственно, нужен дополнительный арбитраж для портов.
Мне трудно с этим согласиться. Обоснуйте, зачем нужен арбитраж для портов?
Цитата Сообщение от predatoralpha Посмотреть сообщение
А цикл чтения-записи портов уже не 2, а 3 такта. Со всеми вытекающими отсюда последствиями.
Какими последствиями?
Цитата Сообщение от predatoralpha Посмотреть сообщение
Во-вторых, наличие такого арбитра, что Вы привели, предполагает
а) что УЛА может подождать 1 такт
А почему она не может подождать, обоснуйте.
Цитата Сообщение от predatoralpha Посмотреть сообщение
б) что вычитка байта и атрибута могут быть не поподряд.
Зачем она должна быть подряд? В этом нет никаких упрощающих схему факторов. Шина адреса у видеоконтроллера отдельная. Он выставил туда адрес байта пикселя или атрибута, и ждет, когда ему будет предоставлен доступ к памяти. Если процессор занял память на 1 такт - то в следующем такте видеоконтроллер получит то, что ему нужно. Если процессор память не занял - то видеоконтроллер считает свой байт из памяти дважды.
Цитата Сообщение от predatoralpha Посмотреть сообщение
Т.е. что упрощение схемы здесь может усложнить схему "там".
Где "там"? Покажите конкретно, что в схеме упрощается из-за того, что процессор тормозит при обращении к памяти.