Кассета FLASH для УКНЦ.

[Alex_K]

falanger, в ПК БК № 1/93 стр. 74-75 была опубликована схема блока допОЗУ на 537РУ10, так что идеологию подключения к QBUS можно взять оттуда. Также Arseny выкладывал схему контроллера винчестера для УКНЦ, там также применяются элементы, которые о QBUS ничего не знают. Плюс еще к этому все-таки придется вводить регистр старшей части адреса, в окне 100000-117777 доступно только 13 разрядов адресной части. Этот регистр хорошо бы обнулять по сигналу INIT, тогда с Flash будет возможно грузиться, как с кассеты ПЗУ.

[falanger]

Блин, вот смотрю я на инфу что нарыл по УКНЦ и кассетам ПЗУ и все больше мне кажется, что надо делать следующий концепт флэш-диска.
На плате сделать 14Кх16 ROM-диск используя "родные" функции дешифрации кассеты ПЗУ, из кторого грузится ОС с драйвером FLASH-диска, дешифрация которого сделана полностью через 16-бит шину.

---------- Post added at 21:05 ---------- Previous post was at 20:57 ----------

dk_spb, и на ваших и на простейшей арифметике, перевести килобайты в килослова и посчитать объём каждой ПЗУ в таком размере.


Alex_K, указанных вами материалов не видел. Если есть ссылка - выложите плиз.
И как я понял вы неплохо особенности данной архитектуры знаете - не поможете со схемотехникой?

ЗЫ. По крайней мере со схемотехникой кассеты ПЗУ хоть что-то прояснилось...

[Alex_K]

Alex_K, указанных вами материалов не видел. Если есть ссылка - выложите плиз.
И как я понял вы неплохо особенности данной архитектуры знаете - не поможете со схемотехникой?

Журналы ПК БК можно скачать отсюда.
Схема контроллера IDE для УКНЦ есть на сайте Arseny. Конкретно схема здесь.

Архитектуру УКНЦ знаю неплохо, хотя реальный схемотехник из меня не очень, но чем смогу - тем помогу.

Самое главное - шина QBUS инверсная - выставляется логическая "1" - на шине "0", ну и наоборот. Далее все сигналы будут описаны в прямом виде, в реальности они инверсные.

Собственно одна из первых проблем - это совмещенная шина адреса и данных, поэтому адрес по сигналу SYNC(СИА) придется защелкнуть на регистрах. Далее дешифрация адреса. Для доступа к Flash (хотя бы по чтению) надо, чтобы было A15=1 A14=0 A13=0, плюс еще к этому для того чтобы быть уверенным, что доступ идет именно к окну кассеты ПЗУ, необходимо проверить CE0=0 и CE3=1(хотя здесь не уверен). Через CE1 и CE2 делается выбор банка ПЗУ (00 - запрещенная комбинация), я считаю смысла в этом нет, а для защиты желательно чтобы была комбинация CE2=0 CE1=1, при этой комбинации будет возможность загрузится, как с кассеты ПЗУ. Еще понадобится дешифратор для регистра старшей части адреса, расположить его можно например по адресу 177000. При выставлении адреса, если он относится к странице ввода-вывода 177000-177777, выставляется также сигнал BS(ВУ), для того, чтобы не заморачиваться с дешифрацией старшей части адреса. Так как шина 16-разрядная, то обычно самый младший бит адреса A00 в дешифрации не участвует, он необходим только в байтовой записи, но с этим можно и не заморачиваться, все записывать полными словами. Чтение и запись надо проводить при нужном адресе (если дешифратор адреса сказал, что это наш адрес) и активном сигнале SYNC, т.к. сигнал чтения DIN применяется еще при чтении безадресного регистра и приеме вектора прерывания, но в этих случаях SYNC неактивен. Это хорошо видно на схеме допОЗУ (элементы D5.1, D4.4 и D5.4). Насчет сигнала ответа RPLY(СИП) - можно применить RC-цепочку с элементами НЕ, какую-то задержку они дадут.

Все остальная навеска зависит от того как работает Flash, самое главное дать ответ RPLY после того, как все будет завершено, и снять его, после того как будут сняты DIN или DOUT.

Так как шина инверсная, то и адреса будут в инвесном виде и данные, таким образом Flash будет писаться от конца. В инвесных данным тоже ничего плохого - сначала инвертируются при записи, обратно - при чтении.

[dk_spb]

Вот для обдумывания:
Из книги с сайта Арсения и фоток кассеты ПЗУ оттуда же инфа по используемым кассетой ПЗУ сигналов (два сигнала без + не используются, но нам будут нужны).
А2 АД15 Линия адрес/данные разряд 15 +
A11 ??? ???? +
А12 СЕ3 Управление выбором кассеты ПЗУ +
A13 ??? ???? +
А14 ВВОД Ввод данных +
А15 СИА Сигнал синхронизации активного устройства +
А16 АД5 Линия адрес/данные разряд 5 +
А17 АД7 Линия адрес/данные разряд 7 +
А18 АД9 Линия адрес /данные разряд 9 +
А19 АД11 Линия адрес/данные разряд 11 +
А20 АД3 Линия адрес/данные разряд 3 +
А21 АД1 Линия адрес/данные разряд 1 +
А22 АД13 Линия адрес/данные разряд 13 +
Б8 ВЫВОД Вывод данных
Б10 СБРОС Установка устройств в исходное состояние
Б12 ??? ??? +
Б13 СЕ2 Выбор банка в кассете ПЗУ +
Б14 СЕ1 Выбор банка в кассете ПЗУ +
Б15 СИП Сигнал синхронизации пассивного устройства +
Б16 АД14 Линия адрес/данные разряд 14 +
Б17 АД6 Линия адрес/данные разряд 6 +
Б18 АД8 Линия адрес/данные разряд 8 +
Б19 АД10 Линия адрес/данные разряд 10 +
Б20 АД2 Линия адрес/данные разряд 2 +
Б21 АД0 Линия адрес/данные разряд 0 +
Б22 АД12 Линия адрес/данные разряд 12 +
Б23 АД14 Линия адрес/данные разряд 14 +

Дальше всё почти просто: Д0-АД12 через защелку (clk которой=СИА) подаем на младшие адреса флешки.
Д0-АД7 также подаем на данные флешки.
ВВОД=OE, ВЫВОД=WE (их же через задержку возвращаем как СИП)
Про СБРОС говорить не буду - понятно.

Вопросы:
1) Что есть ноги А11, А13, Б12 ?
2) Зачем кассете ПЗУ
3) Можно по A15=1 A14=0 A13=0 и через CE3, CE2 и CE1 выдавать на флешку CS. Но надо изучить комбинации CE
4) Как банки выбирать? Получается надо вводить еще какой-то регистр (пример из того же ОЗУ в БК 1/93)?
5) Ну и самый главный: кто всё это поддержит софтом?
Про флешку не изучал, а вто с NVRAM точно такое покатит.




---------- Post added at 21:13 ---------- Previous post was at 21:12 ----------

Так как шина инверсная, то и адреса будут в инвесном виде и данные, таким образом Flash будет писаться от конца. В инвесных данным тоже ничего плохого - сначала инвертируются при записи, обратно - при чтении.

Тут нам вообще всё пофиг - можем путать адреса и данные местами, инвертировать или нет - обратно они тем же путем пойдут, а в каком виде и в какой последовательности они внутри флешки - пофиг.

[Alex_K]

Вопросы:

1) Что есть ноги А11, А13, Б12 ?

Про А11 и А13 ничего сказать не могу - на схеме они нигде не обозначены. Б12 - это CE0 - разрешение системного ПЗУ по адресу окна (100000-117777).

2) Зачем кассете ПЗУ

В общем-то по правилам хорошего тона кассета ПЗУ должна работать тогда, когда запрещено системное ПЗУ в окне.

3) Можно по A15=1 A14=0 A13=0 и через CE3, CE2 и CE1 выдавать на флешку CS. Но надо изучить комбинации CE
4) Как банки выбирать? Получается надо вводить еще какой-то регистр (пример из того же ОЗУ в БК 1/93)?

Да не надо здесь с банками заморачиваться. Работать надо при запрещенном системном ПЗУ (CE0=0), выбранной кассете (CE3=или 0 или 1) и банке 1 (CE2=0 и CE1=1). Для загрузки с флешки этого хватит. А для полного доступа надо вводить регистр старшей части адреса.

5) Ну и самый главный: кто всё это поддержит софтом?

Здесь и я смогу поддержать. С программированием УКНЦ (в том числе и работе с ПП) знаком. Знаю программирование и в RT-11 (в том числе написание драйверов). Но самое главное - это работающее железо, софт отладить можно на нем постепенно.

[dk_spb]

Alex_K,
Посоветуйте схему какого-либо модуля для УКНЦ где есть регистр?
Пока проблема только в этом.

И еще вопрос: кто будет запрещать системное ПЗУ и грузить инфу с флешки?
Или это стандартный загрузчик умеет?

[Advertiser]

[falanger]

А давайте попробуем нарисовать блок-схему всего этого со всеми регистрами и дешифраторами?
Намного нагляднее будет.
И предлагаю для начала рисовать на 2 флешки, одну старшим байтом данных вторую младших, чтобы получилось 128К х 16.
Причем надо делать так чтобы при сбросе УКНЦ вся дешифрация устанавливала адрес на 1 банк в 8 кб и выдавала все сигналы для УКНЦ что выдает обычная кассета ПЗУ.
Чтобы из этого первого устанавливаемого дефолтно окна мог стартовать наш загрузчик, который начнёт рулить дешифратором 8 кб окон сверх 3-х УКНЦ дефолтно 3-х на одной кассете.
Так что Сброс тоже надо будет использовать.

[Alex_K]

Прочел вскользь даташит на SST29EE010. С записью там все довольно жестко, данные пишутся только постранично (максимум 128 байт) и между записью байтов должно быть не меньше 200 мкс (это где-то 1250 циклов ЦП), поэтому процедура записи должна быть очень оптимальной.

[falanger]

Это надо решать в драйвере устройства. Который обеспечивал бы доступ к дополнительным банкам через дешифрацию помимо CE0...CE3 и конечно запись данных.

[dk_spb]

Дык а я об этом и говорю.
Может NVRAM и не мучатся?
Дорого, но что делать...