Какую шину лучше реализовать в БК12 ?

[Patron]

Интересный вопрос :
А кто будет делать эти самые карты МПИ-2 ?

Ну, иметь 5v на выходе процессора БК12 вряд ли реально. А если есть желание, чтобы к процессору БК12 можно было подключать шину МПИ и заранее известно, что придётся делать адаптер, то вариантов всего два:

1. Процессор БК12 будет иметь низковольтную шину с протоколом и таймингами МПИ
2. Процессор БК12 будет иметь низковольтную шину с протоколом и таймингами МПИ-2, полностью обратно совместимую со стандартом МПИ.

При этом ни только делать устройства МПИ-2, но даже иметь шину МПИ-2 более длинной, чем несколько проводков до адаптера МПИ - никто не заставляет. Просто, если процессор БК12 будет изначально поддерживать на своих низковольтных "МПИ-выходах" стандарт МПИ-2, то это полностью снимет проблемы быстродействия для тех, кто хотел бы сделать "быструю низковольтную карточку МПИ без доисторических ограничений скорости".

[hobot]

А карту ИСА можно взять и переставить в ИБМ-комп

Это только у хардкорных электронщиков такие материнки в раб. состоянии под рукой подключенные стоят и у ретро-геймеров. Такой шины нет!

Q-BUS позволит подрубать родное DECовское? А зачем? И что именно?

владеют навыками шевеления ИС на плате в тусовке всего 2 чел

А если спецов всего 2-е это уже педагогическо-метадическая проблема подготовки кадров )

И ещё совсем уже вопрос из под самой толстой брони.
Пожалуйста нарисуйте в двух словах, что за аппарат вы на выходе хотите
ну я очень честно спрашиваю только для себя, поскольку хочу понять
что это за машинка должна быть вообще и в плане совместимости и в плане
стартовых возможностей, опишите что это за "Х-box" ??? То есть (может и не совсем по теме), давайте на мгновение вернёмся к началу - что за МикроЭВМ проектируется. примерное ТО (чисто лирическое\литературное) без конкретной детализации из названий микросхем и токов\напряжений ?

Главное хочется узнать почему заведомо неудобный бк-корпус в который ничего не влезет !!! Почему не модульный ящик аля ДВК?
Но самое главное вот без всяких расширений что он будет уметь и какое ПО
с ходу потянет. (ИМХО: АНДОС не предлагать!)

Теперь закидайте меня помидорами, но я бы всё таки хотел бы ответ почитать,
поскольку искренне интересуюсь. Как не специалист в предложении Patrona вижу больше логики чем во всех других.

[bigral]

Как не специалист в предложении Patrona вижу больше логики чем во всех других.

Аналогично и я. По-моему плата с десятком микросхем от MM и Anonymous-a не имеет ничего общего с новой шиной и годится исключительно для МПИ1 (про нужность которой надеюсь тут никто не спорит).

А Patron логично предлагает установить СТАНДАРТ на МПИ2, который по протоколу обмена будет совместим с старым QBUS (это требуется для реализации МПИ1 в том же устройстве, и будет тормозить обмен по МПИ2 во время работы старых устройств на МПИ1) но откроет скорости передачи до сотен мегабайт в секунду за счет LVDS-а на МПИ2. В плане наружной реализации МПИ2 представляет в этом случае простые GPIO pin-ы выведенные на какой-нибудь простецкий разьем по типу 2-pin header, вся же остальная начинка в самой FPGA (без которой не обойтись в этом случае так как нужны будут переферийные ячейки на выходах материнки и входах каждой платы расширения МПИ2).

[Woland]

А Patron логично предлагает установить СТАНДАРТ на МПИ2, который по протоколу обмена будет совместим с старым QBUS (это требуется для реализации МПИ1 в том же устройстве, и будет тормозить обмен по МПИ2 во время работы старых устройств на МПИ1) но откроет скорости передачи до сотен мегабайт в секунду за счет LVDS-а на МПИ2.

Проблема МПИ-2 вот в чем:
1. Нет готовых устройств и скорее всего никто из сторонников МПИ-2 сам их разрабатывать не планирует.
2. МПИ-2 пока существует на уровне рассуждений. У МПИ-1 есть ГОСТ, на основе которого его четко можно делать. У МПИ-2 подобного всесторонне проработанного документа нет.
3. МПИ-2 со всеми этими переключателями МПИ1/МПИ2 тупо физически не влезет на плату mini-ITX БК12 в текущей реализации.
4. Самая большая проблема - тестирование. Пока не ясно, как всесторонне оттестировать МПИ-1 в БК12, а вот как тестировать МПИ2 - вообще загадка. Делать специально для этого устройство? Какое? СМК512 переделывать под неё? Поддерживать далее все новые платы для БК11М в двух вариантах - МПИ1 и МПИ2?

В плане наружной реализации МПИ2 представляет в этом случае простые GPIO pin-ы выведенные на какой-нибудь простецкий разьем по типу 2-pin header, вся же остальная начинка в самой FPGA (без которой не обойтись в этом случае так как нужны будут переферийные ячейки на выходах материнки и входах каждой платы расширения МПИ2).

КМК, проще всего во всех смыслах использовать слоты как у ISA. По этому же пути кстати пошли и в ZX Evo.

---------- Post added at 12:57 ---------- Previous post was at 12:54 ----------

Пожалуйста нарисуйте в двух словах, что за аппарат вы на выходе хотите
ну я очень честно спрашиваю только для себя, поскольку хочу понять
что это за машинка должна быть вообще и в плане совместимости и в плане
стартовых возможностей, опишите что это за "Х-box" ??? То есть (может и не совсем по теме), давайте на мгновение вернёмся к началу - что за МикроЭВМ проектируется. примерное ТО (чисто лирическое\литературное) без конкретной детализации из названий микросхем и токов\напряжений ?

Вопрос ко мне (по БК12) или к ММ (не по БК12) ?

[Patron]

МПИ-2 пока существует на уровне рассуждений. У МПИ-1 есть ГОСТ, на основе которого его четко можно делать.

Если есть желание иметь в будущем закреплённую в стандарте возможность вести скоростой синхронный обмен по низковольтной шине МПИ - нужно думать про МПИ-2.

Если стандартная скорость МПИ полностью устраивает и ускорять шину относительно требований стандарта МПИ желания нет - никакой стандарт МПИ-2 не нужен.

В аппаратной части большой разницы в реализации МПИ и МПИ-2 на БК-12 быть не может - в обоих случах нужен адаптер между низковольтной и 5-вольтной частями шины. Адаптер МПИ-2 отличается от адаптера МПИ только тем, что задерживает синхронно выдаваемые в низковольтную шину сигналы до установленных в стандарте МПИ задержек. Если адаптер не будет задерживать сигналы низковольтной шины - их должен будет задерживать процессор перед выдачей на низковольтную шину - и тогда и в низковольтной, и в 5-вольтной частях шины будет возможен только медленный МПИ-обмен.

[Woland]

Изначально у меня были такие рассуждения:
1. Есть БК11М с шиной МПИ, под которую есть старые устройства и можно делать новые устройства.
2. Разрабатывается БК12, где будет та же МПИ, с которой смогут работать все устройства от БК11М (и елка там особо не понадобится - нагрузочная способность итак будет неплохая, достаточно просто разветвителя, но можно и елку).
3. Существуют готовые устройства под различные стандартизированные шины, которые можно было бы подключить к БК12, установив там такую шину. Назовем эту шину условно ШИНА-1.
4. Под ШИНУ-1 никто не мешает делать и свои устройства, если очень захочется. Данные устройства можно будет предлагать и в сообщества других платформ, где есть такая шина.
=========вдруг рождается идея о шине МПИ-2==========
5. Тогда вместо набора МПИ + ШИНА-1 в БК12 будет сложный набор ШИНА-1 + коммутируемая МПИ/МПИ2. Либо только коммутируемая МПИ/МПИ2.
6. Устройства под шину МПИ-2 не будут работать на БК11М.
7. Устройства под шину МПИ-2 не будут применимы ни на какой другой платформе.
8. Есть ли хоть один аргумент в защиту того, что шина МПИ-2 для БК12 чем-то привлекательнее, чем простая UEXT с готовыми устройствами?
9. Учитывая, что проработки уровня ГОСТов на шину МПИ-2 нет, существует она только на уровне идеи, готовых устройств для её тестирования нет - довольно странно браться такую шину в БК12. Т.е. ставить разработчику задание - "сделай примерно так, тестировать не надо". И что мы получим?
10. Шина МПИ-2 пожалуй могла бы иметь смысл в БК12 (не как коммутируемая, а как отдельная, в виде слота по типу ISA) в том случае, если найдется желающий полностью проработать и составить спецификацию данной шины, а также желающий (возможно другой кто-то) разработать под неё хотя бы одно не тривиальное устройство и совместно довести процесс отладки такой шины до конца.

[Advertiser]

[bigral]

8. Есть ли хоть один аргумент в защиту того, что шина МПИ-2 для БК12 чем-то привлекательнее, чем простая UEXT с готовыми устройствами?

Из всех пуктов ключевой этот. То что тут называется МПИ2?
1. это с точки зрения "наружного" от fpga железа есть:
а) некая шина LV (low voltage) для быстрой скорости;
б) это LVDS А НЕ LVTTL, чтоб не требовать BGA корпуса и дикого количества pin-ов;

2. это с точки зрения внутренней схемы в fpga есть:
а) автомат который синхронизирует работу устройств на МПИ2 так что они програмно видятся как обычные устройства на МПИ1 (т.е. в принципе может стоять ПЛАТА SCSI в слоте МПИ1 и качать по DMA данные в память стоящую в слоте МПИ2);
b) этот автомат поддерживает предложенный Patron-ом "синхронный" режим обмена, который якобы имеет 100% совместимость с обычным протоколом обмена QBUS но за счет сокращения неких фаз в протоколе может работать быстрее обычного на 25...40% (??? на сколько если точнее).

Если да? то можно её оформить "снаружи" в том же виде как выглядит UEXT. А "внутри" сделать переключением режима прошивки поддержку ВСЕХ протоколов UEXT + своего самодельного на LVDS.

Если нет то в чем я неправ? или что имеется в виду под "наружной" и "внутренней" реализацией МПИ2 ну или ШИНА-1?

10. Шина МПИ-2 пожалуй могла бы иметь смысл в БК12 (не как коммутируемая, а как отдельная, в виде слота по типу ISA) в том случае, если найдется желающий полностью проработать и составить спецификацию данной шины, а также желающий (возможно другой кто-то) разработать под неё хотя бы одно не тривиальное устройство и совместно довести процесс отладки такой шины до конца.

По-моему это невозможное требование, тогда бы пришлось отказаться от МПИ1... Невозможно подключить 2 разные шины к процу, у процессора 1 шина обмена к которой подключается синхронизатор разных шин, он и разруливает конфликты обращения между периферией на шинах и процом.

[ZEK]

это LVDS

lvds что бы скорость какая никакая была, нужны правильные разъемы и плата 4х слойка, на 2х слоях что бы добиться нужного волнового сопротивление, дороги должны быть толщиной 0.6мм и растояние между парой 0.2мм при толщине платы 1мм, зазор до другой пары 0.6мм, еще учесть надо что если в банке fgpa юзается lvds то другие ногу уже не заюзать и максимум на банк у альтер 4 трансивира

---------- Post added at 21:18 ---------- Previous post was at 21:16 ----------

Хотя с ногами мож и прогнал, надо почитать или тупо в квартусе проверить, но 4 трансмиттера на банке это 100%

[hobot]

Вопрос ко мне (по БК12) или к ММ (не по БК12) ?

Я свой вопрос отзываю ) Спасибо! )

[Woland]

Прошу голосовавших за ISA пояснить свою точку зрения. Почему ISA, а не PCI?
дело в том, что ISA требует больше ног ПЛИС, которых не хватает, и придется устанавливать еще и регистры, а также буфера для преобразования к 5В, что чисто физически будет сложно разместить на плате формата mini-ITX.
Кроме того, есть ли представление, как ахритектурные проблемы сопряжения ISA и ВМ1/ВМ3 решать? или же голосовали просто "сердцем" ?

А именно, вопрос в том, кто и как представляет себе программирование ISA в БК12: как процессор ВМ1 должен работать с пространством памяти ISA (читать/ писать в пространство 1мб), как процессор должен работать с отдельным пространством внешних устройств ISA и как это все должно работать в режиме DMA, причем как из памяти процессора во внешние устройства ISA, так и наоборот. От ответов на указанные вопросы может зависеть и конкретный способ аппаратной реализации ISA в БК12. Если есть глубокомысленные ответы на данные вопросы, будем переделывать шину на ISA. Если нету, то проще оставить PCI, которую уже развели. Поскольку все равно пока одинаково непонятно, как архитектурно реализовывать PCI и как архитектурно реализовывать ISA в БК12.

Кстати говоря, существует адаптер, позволяющий устройства ISA использовать на шине PCI. Обратного адаптера нет.