Мучаюсь с разводкой новой платы...

[fan]

только опрос, спек в клаву ничего не посылает. Да и зачем?

Как зачем , можно фанарями помаргать Типа активная активность чего то там...

Текущая конфигурация будет сохранятья.

Мне чёто жудко интересно как именно это будет происходить .

4 бит на цвет.

Точно точно , нужён внедрёж А остальное можно выкинуть .

то fan... поделись исходниками ПЛИС от ReSpecT128.... Очень нужно

Они у меня под старый вариант как на блоксхеме . Я их опять ща перепахиваю (исправил один глюк , наверное есть ещё) . Когда домучию неизвестно %) (перетыкалку разрешений и цвет на точку делал на скорую руку , хотелось то же в нормальный вид привести).

Может что то конкретное интересует ?

Навсякий случий (если завтра запаздаю) - порт накручивал от балды -
-- Порт #EFF7 - Графические режимы.
PORT_EFF7[].clk=nIORQ or nWR or VA_CPU[12] or VA_CPU[3] or NOT(VA_CPU[15] and VA_CPU[14] and VA_CPU[13]);
PORT_EFF7[].clrn=nRESET;
PORT_EFF7[0].d=D[0]; -- =PORT_EFF7[0].q; bit0 - 4BIT Per Pixel OK
PORT_EFF7[1].d=D[1]; -- =PORT_EFF7[1].q; bit1 - 512x192 --
PORT_EFF7[2].d=D[2]; -- =PORT_EFF7[2].q; bit2 - disable memory above 128k --
PORT_EFF7[3].d=D[3]; -- =PORT_EFF7[3].q; bit3 - read/only cache --
PORT_EFF7[4].d=D[4]; -- =PORT_EFF7[4].q; bit4 - 256x224-\__320x200 (GIGASCREEN)OK 0-\__256x192
PORT_EFF7[5].d=D[5]; -- =PORT_EFF7[5].q; bit5 - 256x256-/ (SB)OK 0-/
PORT_EFF7[6].d=D[6]; -- =PORT_EFF7[6].q; bit6 - TURBO 7MHz (384x304)OK
PORT_EFF7[7].d=D[7]; -- =PORT_EFF7[7].q; bit7 - CMOS --

Придатков от +3 не внедрял .

Цвет на току вклинивал как по описанию (у меня) , в сырке выглядит страшновато , на блоксхеме веселей .

Смена разрешений - просто смена констант начала и конца бордюров , гашений , синхр . Вот типа пример -
-- SYNC --
-- HORIZONTAL SYNC --
CASE PORT_EFF7[5..4].q IS -- Выбираем позицию синхры по горизонтали bit5 bit4
WHEN 0 => H_SYNC_START[]=320; H_SYNC_END[]=353; -- 0 0 - 192
WHEN 1 => H_SYNC_START[]=320; H_SYNC_END[]=353; -- 0 1 - 224
WHEN 2 => H_SYNC_START[]=320; H_SYNC_END[]=353; -- 1 0 - 256
WHEN 3 => H_SYNC_START[]=352; H_SYNC_END[]=385; -- 1 1 - 320x200 ONLY!!!
END CASE ;

.......
.......
.......

-- VERTICAL SYNC -- Длительность - одна строка (кто хочет больше - флаг в руки).
CASE PORT_EFF7[5..4].q IS -- bit5 bit4 | Выбираем позицию синхры по вертикали.
WHEN 0 => V_SYNC_START[]=249; V_SYNC_END[]=249+1; -- 0 0 - 192
WHEN 1 => V_SYNC_START[]=265; V_SYNC_END[]=265+1; -- 0 1 - 224
WHEN 2 => V_SYNC_START[]=281; V_SYNC_END[]=281+1; -- 1 0 - 256
WHEN 3 => V_SYNC_START[]=249; V_SYNC_END[]=249+1; -- 1 1 - 320x200 ONLY!!! Остальные разрешени отрубаются .
END CASE ;

Добавлено через 19 минут

Так то оно так. Только что нужно сделать чтобы, например, к ReSpecTу контроллер IDE прикрутить. Правильно! Нужен еще как минимум сам контроллер и ПАРА НОГ НА ПЛИС для соответствующих сигналов ZX(NEMO)-BUS (IORQCE например)

Да я надеялся на активное продвижение супорта карточек SD/MMC , но у нас они чёто не очень популярны . Впринципе девайс для загрузки дампов меня вполне устраивает , да даже турбо загрузка ленточных файлов то же вполне ничего .

[Advertiser]

[ILoveSpeccy]

Ню ню.. Вон без всяких секретов лежит схема формирования на 75Hz, (при том с Gigascreen+ в придачу) см. концепция по критерию F4: Стандартизация видеовывода в ZX to VGA конверторах.

На реале проверено????
Я чтото подобное планирую
Да и вообще - теория теорией, а где спек этот????
Ну который на концепциях твоих построен (хоть десятая доля того что ты придумал )???
Кстати..... размести это все в плис с 64 I/O ногами
Или плата получится как 4 АТМа.....
А скорее всего этого спека..... ну в общем никогда никому в реале не видеть...

Добавлено через 3 минуты

Может что то конкретное интересует ?

Конечно! Как безвайтовость сделана (в ReSpecT 128K)??? please....

Мне чёто жудко интересно как именно это будет происходить .

Думал Serial EEPROM какой нибудь....
А еще проще в часиках (PCF8583), там 240 байт.... Хватит с лихвой.

[Black_Cat]

Это принцип. При том на примере преобразователя ZX to VGA, но по этому же принципу можно и формирование видеовыхода в видеопроцессоре сделать. Для видеопроцессора всё проще - преобразования не нужно - бери сразу из видеопамяти, и только последовательность кадров формируй по указанному алгоритму:
- для стандартного режима -> 1й кадр, усреднённый кадр, 2й кадр;
- для Gigascreen+ -> усреднённый кадр, усреднённый кадр, усреднённый кадр.

Кстати..... размести это все в плис с 64 I/O ногами
Или плата получится как 4 АТМа.....

Это не занимает ни одной лишней ноги и может быть реализовано, если есть свободные ячейки даже в матрице fan'a.

[ILoveSpeccy]

Это принцип. Притом на примере преобразователя ZX to VGA, но по этому же принципу можно и формирование видеовыхода в видеопроцессоре сделать. Для видеопроцессора всё проще - преобразования не нужно - бери сразу из видеопамяти, и только последовательность кадров формируй по указанному алгоритму:
- для стандартного режима -> 1й кадр, усреднённый кадр, 2й кадр;
- для Gigascreen+ -> усреднённый кадр, усреднённый кадр, усреднённый кадр.

Плату доделаю и попробую...
Понимаешь, я хочу чтобы плата получилась ну вроде как универсальной.
Т.е. менять что-либо в железе чтобы минимум.
А все самое интересное будет в ПЛИС!
Вот потом можно пробовать что душе угодно.
Поэтому и вешаю все на одну плату...
Хотя план действий уже почти готов
Скоро отпуск! Это значит что первый экземпляр уже не за горами!

Ну и вернусь к своему вопросу о разделении буферами проца и памяти...
Реально ли ждать от этого решения работоспособности????

Добавлено через 7 минут

Это не занимает ни одной лишней ноги и может быть реализовано, если есть свободные ячейки даже в матрице fan'a.

Насколько мне известно, у fanа CPLD где-то на 95% заполнена.
И арифметика типа этой: RGBI=(R1+R2)/2; (G1+G2)/2; (B1+B2)/2; (I1+I2)/2
потребует как минимум еще несколько ног!
Потому что придется палитру глубже, чем 4 бита делать.

[Black_Cat]

Ну и вернусь к своему вопросу о разделении буферами проца и памяти...
Реально ли ждать от этого решения работоспособности????

По первому взгляду на размещение буферов - оно мягко говоря странное.. Теоретически можно заставить работать через задницу всё что угодно, но нужно ли это? Не вижу обоснованности такого расположения..

И арифметика типа этой: RGBI=(R1+R2)/2; (G1+G2)/2; (B1+B2)/2; (I1+I2)/2
потребует как минимум еще несколько ног!
Потому что придется палитру глубже, чем 4 бита делать.

Я когда писал, знал о чём говорю . Суммирование можно сделать не параметрическое, а временное, например с частотой 14 или 28MHz, тогда дополнительных ног не понадобится. Но всёж считаю что на видеовыход надо оставить побольше ног, хотя бы на будуЮщее .

[ILoveSpeccy]

Да я надеялся на активное продвижение супорта карточек SD/MMC , но у нас они чёто не очень популярны . Впринципе девайс для загрузки дампов меня вполне устраивает , да даже турбо загрузка ленточных файлов то же вполне ничего .

Мой спек, ну тот что на CPLD от Xilinx, повторяет твой процентов так на 99
Поэтому, если время позволит, надо будет тоже мегу16 прикрутить! Авось чем помочь смогу.
Но основное внимание пока сосредоточено на новой плате!

Добавлено через 3 минуты

По первому взгляду на размещение буферов - оно мягко говоря странное.. Теоретически можно заставить работать через задницу всё что угодно, но нужно ли это? Не вижу обоснованности такого расположения..

Так чем оно так сильно отличается от того, что у fanа??? Просто буфера сдвинуты ближе к процу.
Мне нужен доступ к ROM без участия проца ...

Добавлено через 6 минут

Но всёж считаю что на видеовыход надо оставить больше ног, хотя бы на будуЮщее .

Вот и я о том-же! Хоть BGA с 400 шариками дай... когда-нибудь мало будет

[Black_Cat]

Мне нужен доступ к ROM без участия проца ...

Для рисования надписей? Ну сделай себе загружаемый в ОЗУ знакогенератор/спрайтогенератор если уж так надо. Хотя нафиг эти надписи, не пойму..

[ILoveSpeccy]

Хотя нафиг эти надписи, не пойму..

Я и сам не пойму
Нафига например часики??? Просто кому-то хотелось!!! Ну чтобы просто были!
А зачем??? Какой реально от них толк??? Вот-вот

Так-же и мне! Ну хочется чтобы надписи эти были и все тут!!!

[Black_Cat]

Тоды прицепи ПЗУ знакогенератора и/или ОЗУ ещё под это отведи, тоды и текстовый режим можно реализовать на раз.. ..боже, что я говорю.. Но лучше всёж знакогенератор на старте грузить в ОЗУ, (ПЗУ тормозное для видеопроцессора) ну не 32к видео ОЗУ поставишь, а 64к - какая разница.. на 1 специальную ножку больше..
Кстати, этот текстовый режим можно будет использовать в работе монитора-конфигуратора при старте компьютера, т.е. ещё до старта Спековского ПЗУ. Заодно и текстовый режим в 80 колонок автоматом прикручивается .

[Sonic]

PORT_EFF7[4].d=D[4]; -- =PORT_EFF7[4].q; bit4 - 256x224-\__320x200 (GIGASCREEN)OK 0-\__256x192
PORT_EFF7[5].d=D[5]; -- =PORT_EFF7[5].q; bit5 - 256x256-/ (SB)OK 0-/
PORT_EFF7[6].d=D[6]; -- =PORT_EFF7[6].q; bit6 - TURBO 7MHz (384x304)OK

Ой, зря ты это ИМХО. Лучше уж сделать полную совместимость с P1024SL. Реализуй 384x304, а что касается турбы... Сделай переключалку совместимую со Скорпионом. А то опять будет геморрой с поддержкой и никто в результате поддерживать не будет ни Пентагон1024 ни тебя.