ZXNEXT

[Mick]

З.Ы. Она есесно не кряканая . И адреса запутаны .

Может я и ошибаюсь, но с коды команд читаются из первого килобайта, а данные, если таковые имелись из второго. Тем самым если какой нибудь переход отличный от rst будет закодирован, ну и чтение с параметрами. Опять же могу и ошибаться.
В принципе логике это подается - в тех местах, где должна быть команда, во второй половине пзухи нулик.

[Keeper]

Может я и ошибаюсь...

Ошибаетесь На ПЗУшке перепутаны адресные линии:
VCPU -> ROM
A0 = A1
A1 = A2
A2 = A3
A3 = A4
A4 = A5
A5 = A6
A6 = A10
A7 = A9
A8 = A8
A9 = A0
/M1 = A7

Старшие адреса
A11 = NMI
A12 = KSYN
A13 = в схему...
A14 = BLANK
A15 = FLASH

[Mick]

Ошибаетесь На ПЗУшке перепутаны адресные линии:
VCPU -> ROM
A0 = A1
A1 = A2
A2 = A3
A3 = A4
A4 = A5
A5 = A6
A6 = A10
A7 = A9
A8 = A8
A9 = A0
/M1 = A7

Старшие адреса
A11 = NMI
A12 = KSYN
A13 = в схему...
A14 = BLANK
A15 = FLASH

Да, действительно, на схеме ножки ПЗУ пронумерованы не как в справочнике, это меня и сбило с толку. Как приятно, что я ошибся

Добавлено через 12 часов 5 минут
Немного поразвлекался с адресами и вот составил некую таблицу. Короче ПЗУшка разбивается на блоки по 64 байта - 32 блока.


Блоки
M1 =0 M1 =1
(считываются коды команд) (считываются данные)

1. 000h - 07Eh 17. 080h - 0FEh
2. 400h - 47Eh 18. 480h - 4FEh
3. 200h - 27Eh 19. 280h - 2FEh
4. 600h - 67Eh 20. 680h - 6FEh
5. 100h - 17Eh 21. 180h - 1FEh
6. 500h - 57Eh 22. 580h - 5FEh
7. 300h - 37Eh 23. 380h - 3FEh
8. 700h - 77Eh 24. 780h - 7FEh
9. 001h - 07Fh 25. 081h - 0FFh
10. 401h - 47Fh 26. 481h - 4FFh
11. 201h - 27Fh 27. 281h - 2FFh
12. 601h - 67Fh 28. 681h - 6FFh
13. 101h - 17Fh 29. 181h - 1FFh
14. 501h - 57Fh 30. 581h - 5FFh
15. 301h - 37Fh 31. 381h - 3FFh
16. 701h - 77Fh 32. 781h - 7FFh

Блоки 1...8 и 17...24 сформированы из четных байт, остальные из нечетных. Вроде бы так

Кроме того еще и биты данных запутали, тоже не совпадают с ногами ПЗУ по справочнику.

[Mick]

Вот пораскидывал битики данных, которые также перекрутили.

VCPU VROM

D0 => D4
D1 => D3
D2 => D2
D3 => D6
D4 => D7
D5 => D0
D6 => D1
D7 => D5

Надо думаю накидать, разворачивалку ПЗУ в нормальное линейное простанство, посмотреть что же там такое интересное.

Да уж, вот у людей голова работала, надо же до этого додуматься, респкет разработчикам.

[Keeper]

Надо думаю накидать, разворачивалку ПЗУ в нормальное линейное простанство

Занимаюсь Кстати сворачивалка тоже будет. Пока сильно торможу т.к. на си писал последний раз 1.5 года назад, подзабыл, да и Dev-Cpp какой то немного не такой

[fan]

ИМХО должны быть готовые (ведь достаточно часто в девайсах такой изврат применяется), но нарыть не смог , ибо понятия не имею как они по научному называются %(

[Advertiser]

[Mick]

Занимаюсь Кстати сворачивалка тоже будет. Пока сильно торможу т.к. на си писал последний раз 1.5 года назад, подзабыл, да и Dev-Cpp какой то немного не такой

Вот попробуй посмотри , я накидал вчера маленькую программу - возможно я и ошибся где то, поправьте - катал наскорую руку. По крайней мере что то я прошивку с первого раза не понял.

[Mick]

Вот попытался получить прошивку. С ходу не понятно - в принципе не разбирался так особо со схемой. Возможно и ошибся где то. Так что ждем еще одну для сравнения.

[Keeper]

Так что ждем еще одну для сравнения.

Чет с моей совпадений мало У меня пока сворачивание не дает исходную прошивку, где-то я набажил... Буду разбираться...

Кстати для проверки: первый байт исходной прошивки 0xF3 после перестановки битов у меня получается 0xF9 в Вашей первый байт 0xBB. Надо смотреть кто из нас не так переставляет адресные линии или разряды данных...


Закончил утилиту.

[Mick]

Чет с моей совпадений мало У меня пока сворачивание не дает исходную прошивку, где-то я набажил... Буду разбираться...

Кстати для проверки: первый байт исходной прошивки 0xF3 после перестановки битов у меня получается 0xF9 в Вашей первый байт 0xBB. Надо смотреть кто из нас не так переставляет адресные линии или разряды данных...
Закончил утилиту.

Вот и я говорю - что то она мне не нравится(это я про свою)
Наверное что я забыл как всегда